PRIDE: Principles for Computing Memory Devices
- Reference number
- CHI19-0048
- Project leader
- Stenström, Per
- Start and end dates
- 210101-261231
- Amount granted
- 28 086 883 SEK
- Administrative organization
- Chalmers University of Technology
- Research area
- Information, Communication and Systems Technology
Summary
Several trends call for a paradigm shift in computing technologies to cope with the performance needs in the future. First, Moore's Law, which has provided an exponential performance growth by offering a doubling of the number of transistors on a chip biannually, is losing steam. Second, the application landscape of computing is shifting from being compute to becoming data intensive. We believe the time is ripe for a complete departure from the "von-Neumann bottleneck" contemporary computers suffer from to radically new principles in which compute units are embedded in memory devices - the Processing-In(or near)-Memory paradigm -- PIM. PRIDE's vision is a massively parallel compute chip using 3D integration to extend the runway of silicon technology and making PIM devices in a massively parallel chip a key computing device. In today's technology, such a chip would offer 1 TFLOPS and a gigantic on-chip memory capacity and bandwidth of 240 GB and 4 TB/s, respectively. To realize this unprecedented performance level, a major challenge is how to translate the enormous bandwidth into performance by managing parallelism and memory locality in an energy-efficient manner. PRIDE will develop principles for accelerator and memory systems for such a massively parallel PIM-based chip and expose it to programmers through a an intuitive data-centric programming model.
Popular science description
Flera trender talar för behovet av ett paradigmskifte i datorkonstruktion för att klara prestandabehovet i framtiden. Moore's Law, som har gett en exponentiell prestandatillväxt genom att erbjuda en fördubbling av antalet transistorer på ett chip vartannat år, har tappat sin kraft. För det andra förändras applikationslandskapet från att ha varit beräkningsintensivt till att bli dataintensivt. Vi tror att tiden är mogen för att slutligen eliminera "von-Neumann flaskhalsen" dagens datorer lider av och utveckla radikalt nya principer där beräkningsenheter är inbäddade i minnesenheter - Processing-In (eller nära) -Minnet - PIM . PRIDE: s vision är ett massivt parallellt datorchip med 3D-integration för att förlänga användningen av kiselteknologi och göra PIM-enheter i ett massivt parallellt chip till en nyckelkomponent. I dagens teknik skulle ett sådant chip erbjuda 1 TFLOPS och en gigantisk minneskapacitet och bandbredd på 240 GB respektive 4 TB / s. För att uppnå denna enorma prestatandanivå är en stor utmaning hur man översätter den enorma bandbredden till prestanda genom att hantera parallellism och datalokalitet på ett energieffektivt sätt. PRIDE kommer att utveckla principer för acceleratorer och minnessystem för ett sådant massivt parallellt PIM-baserat chip och exponera det till programmerare med en intuitiv programmeringsmodell.