PRIDE: Principer för beräknande minnesenheter
- Diarienummer
- CHI19-0048
- Projektledare
- Stenström, Per
- Start- och slutdatum
- 210101-261231
- Beviljat belopp
- 28 086 883 kr
- Förvaltande organisation
- Chalmers University of Technology
- Forskningsområde
- Informations-, kommunikations- och systemteknik
Summary
Flera trender talar för behovet av ett paradigmskifte i datorkonstruktion för att klara prestandabehovet i framtiden. Först och främst har Moore's Law, som har gett en exponentiell prestandatillväxt genom att erbjuda en fördubbling av antalet transistorer på ett chip vartannat år, tappat sin kraft. För det andra förändras applikationslandskapet från att ha varit beräkningsintensivt till att bli dataintensivt. Vi tror att tiden är mogen för att slutligen eliminera "von-Neumann flaskhalsen" dagens datorer lider av och utveckla radikalt nya principer där beräkningsenheter är inbäddade i minnesenheter - Processing-In (eller nära) -Minnet - PIM . PRIDEs vision är ett massivt parallellt datorchip med 3D-integration för att förlänga användningen av kiselteknologi och göra PIM-enheter i ett massivt parallellt chip till en nyckelkomponent. I dagens teknik skulle ett sådant chip erbjuda 1 TFLOPS och en gigantisk minneskapacitet och bandbredd på 240 GB respektive 4 TB / s. För att uppnå denna enorma prestatandanivå är en stor utmaning hur man översätter den enorma bandbredden till prestanda genom att hantera parallellism och datalokalitet på ett energieffektivt sätt. PRIDE kommer att utveckla principer för acceleratorer och minnessystem för ett sådant massivt parallellt PIM-baserat chip och exponera det till programmerare med en intuitiv programmeringsmodell.
Populärvetenskaplig beskrivning
Flera trender talar för behovet av ett paradigmskifte i datorkonstruktion för att klara prestandabehovet i framtiden. Moore's Law, som har gett en exponentiell prestandatillväxt genom att erbjuda en fördubbling av antalet transistorer på ett chip vartannat år, har tappat sin kraft. För det andra förändras applikationslandskapet från att ha varit beräkningsintensivt till att bli dataintensivt. Vi tror att tiden är mogen för att slutligen eliminera "von-Neumann flaskhalsen" dagens datorer lider av och utveckla radikalt nya principer där beräkningsenheter är inbäddade i minnesenheter - Processing-In (eller nära) -Minnet - PIM . PRIDE: s vision är ett massivt parallellt datorchip med 3D-integration för att förlänga användningen av kiselteknologi och göra PIM-enheter i ett massivt parallellt chip till en nyckelkomponent. I dagens teknik skulle ett sådant chip erbjuda 1 TFLOPS och en gigantisk minneskapacitet och bandbredd på 240 GB respektive 4 TB / s. För att uppnå denna enorma prestatandanivå är en stor utmaning hur man översätter den enorma bandbredden till prestanda genom att hantera parallellism och datalokalitet på ett energieffektivt sätt. PRIDE kommer att utveckla principer för acceleratorer och minnessystem för ett sådant massivt parallellt PIM-baserat chip och exponera det till programmerare med en intuitiv programmeringsmodell.